Профессиональная и специальная радиосвязь (TETRA)
На базе микросхемы NVCom-01 разрабатывается линейка навигационных приемников и абонентский терминал стандарта "TETRA" c подключением IP-камеры.
Основные характеристики:
- Тактовая частота: до 300 МГц
- Архитектура трехъядерная, MIMD (Multiple Instructions Multiple Data):
- RISC-ядро: стандартное, обеспеченное cопроцессором арифметики в формате с плавающей точкой; устройством умножения и деления;
- Два DSP-ядра оригинальной архитектуры, образующих программируемое сдвоенное «мега-ядро» сигнального процессора с плавающей и фиксированной точкой и общим полем памяти
- «DELCore-30» (Dual ELVEES Core)
- Пиковая производительность: 3.6 GFLOPs (float32)/ 14.4 GOPs (int16)/ 28.8 GOPs (int8)
- FFT - 1024 (комплексное): 4.7 мкс (блочная плавающая точка, 16 бит) и 15.4 мкс (плавающая точка, 32 бита, IEEE754)
- Интегральный объем встроенной памяти: ~4 Мбит (для всех процессорных ядер)
- 32-разрядный порт внешней памяти MPORT со встроенным контроллером доступа к внешней памяти типа SRAM/ SDRAM/ SBSRAM/ FLASH/ ROM
- встроенный DMA-контроллер
- последовательные порты I2C, USB, Ethernet 10/100 Мбит/с, 2 порта UART, 4 многофункциональных порта MFBSP (I2S/ SPI/ SHARC LPORT/ GPIO) с DMA
- порты ввода и вывода видеоданных
- JTAG IEEE 1149.1, встроенные средства отладки программ (OnCD)
- Встроенный умножитель/делитель входной частоты (PLL)
- Интервальный таймер, таймер реального времени, сторожевой таймер
- Многоканальный навигационный коррелятор (МСС):
- - 48 каналов слежения;
- - навигационные сигналы GPS С/A, GPS L2С, ГЛОНАСС СТ
- - устройство быстрого поиска (Fast Search Engine, FSE)
- Прикладные библиотеки обработки/сжатия видео- и аудио- сигналов: FFT, фильтрации, адаптивной фильтрации, JPEG/ MJPEG/ MPEG2/ MJPEG4 видеокодер; Mр3 аудио-декодер, «TETRA» (аудиокодек), IP-телефонии и др.;
- Средства разработки: среда разработки и отладки программ MCStudio3, ядро ОС Linux 2.6 (планируется)
- Напряжение питания: периферия - 3.3 В, ядро - 1.2 В
- Частота/мощность потребления, МГц/ мВт: 80/280 и 300/~1000, программируемые режимы энергосбережения
- Корпус: HSBGA400, размер 21*21 мм*мм (в серии планируются корпуса размером 10*10 мм*мм и SIP-модули на базе NVCom и SDRAM/FLASH)
